余长宏，男，副教授，1978年11月生，浙江工商大学信息与电子工程学院“信息与信号处理”硕士点导师。2002年浙江大学电子信息工程学士；2007年浙江大学通信与信息系统博士。主讲《电路CAD(英)》、《现代ASIC技术》（硕）等课程。以第一作者发表EI论文10余篇。主持浙江省自然科学基金青年基金项目一项，完成省教育厅科研项目一项。主要研究方向为系统集成及电路优化设计等。

　　http://iee.zjgsu.edu.cn/teachershow.asp?cid=1899