期刊文章详细信息
快速浮点加法器的全定制设计
Full-custom Implementation of Fast Floating-point Adder
文献类型：期刊文章
机构地区：[1]同济大学超大规模集成电路研发中心,上海200092
基 金：国家 8 6 3计划项目 (2 0 0 2AAIZ0 30 )
年 份：2004
期 号：3
起止页码：1-3
语 种：中文
收录情况：IC、ZGKJHX、普通刊
摘 要：描述了一个流水线运行的、符合IEEE 75 4单精度浮点标准的加法器的全定制设计。该浮点加法器的设计基于SMIC 1 .8V 0 .1 8μm 1p6mCMOS工艺 ,将应用于高性能 32位CPU的浮点运算单元中。该设计在研究快速实现算法结构的基础上 ,采用全定制的电路及版图设计方法 ,提高了浮点加法器的工作速度 ,降低了芯片功耗 ,并通过减少芯片面积 。
关 键 词：快速浮点加法器 全定制设计 浮点运算 微处理器 DSP 计算机
分 类 号：TP332.21]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
