期刊文章详细信息
基于高速CPLD的实时连续正弦运算模块设计与应用
The Design and Application of Real-time Sine Module with High-speed CPLD
文献类型：期刊文章
机构地区：[1]淮安纺织工业学校,江苏淮安223001 [2]淮阴工学院,江苏淮安223001
年 份：2001
卷 号：15
期 号：3
起止页码：27-31
语 种：中文
收录情况：NSSD、RCCSE、普通刊
摘 要：针对直接数字频率合成的相位截尾误差 ,提出了采用高速CPLD设计实时连续正弦运算模块彻底避免相位截尾误差问题 ,给出了几种可行的算法分析和谱纯度仿真讨论。该模块具有较好的输出信号质量 ,运行速度与DDFS相当 ,不仅可以和单片机构成两片结构的信号发生器 ,也可以作为信号源嵌入到各种片上电子系统设计中去 ,具有设计的灵活性和底层可重用性。
关 键 词：CPLD DDFS 正弦信号源 运算模块 两片式信号发生器 设计 信号输出 相位截止误差
分 类 号：TN74] TN911.7
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
