期刊文章详细信息
一种新颖的集成电路版图验证方法
A New Method for Layout Verification of Integrated Circuits
文献类型：期刊文章
机构地区：[1]上海交通大学大规模集成电路研究所,上海200030
年 份：2003
卷 号：33
期 号：2
起止页码：113-117
语 种：中文
收录情况：AJ、BDHX、BDHX2000、CAS、CSA、CSA-PROQEUST、CSCD、CSCD_E2011_2012、IC、INSPEC、JST、ZGKJHX、核心刊
摘 要： 版图验证是集成电路设计的瓶颈之一。文章全面系统地阐述了超大规模集成电路LVS版图验证的原理、方法和基本的流程,着重介绍了基于Dracula开发的CMOS、Bipolar和ABCD(AdvancedBipolarCMOSDMOS)工艺的LVS命令文件,在解决以上工艺的电路LVS的过程中,取得了令人满意的效果。
关 键 词：超大规模集成电路 版图验证 VLSI Dracula语言 LDMOS LVS工具
分 类 号：TN47]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
