期刊文章详细信息
基于FPGA自适应高速RS编译码器的IP核设计
An IP Core Design for Reconfigurable Parameter High-Speed Reed-SolomonEncoder/Decoder on FPGA
文献类型：期刊文章
机构地区：[1]西安电子科技大学ISDN国家重点实验室,陕西西安710071 [2]重庆邮电学院移动通信工程研究中心,重庆400065
基 金：新一代野战网装备子项目"无线传输可靠性"资助 (YB- JM0 0 0 5 )
年 份：2003
卷 号：15
期 号：1
起止页码：25-28
语 种：中文
收录情况：CSA、CSA-PROQEUST、IC、ZGKJHX、普通刊
摘 要：针对 IP核设计方法讨论了一种可动态配置编码方案的高吞吐率 RS编译码器。该编译码器采用Euclid算法实现译码 ,编译码过程采用流水线结构提高速率。整个设计使用 VHDL语言描述 ,并在 Xilinx公司的
关 键 词：FPGA 编译码器 Euclid算法 有限域乘法 IP核 流水线结构 VHDL语言 RS码
分 类 号：TN762] TN911.22
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
