文献类型：期刊文章

作　　者：傅宇卓[1] 王嘉芳[2] 胡铭曾[3]

机构地区：[1]上海交通大学计算机系,上海200030 [2]黑龙江大学计算机系,黑龙江哈尔滨150080 [3]哈尔滨工业大学320信箱,黑龙江哈尔滨150001

出　　处：《电子学报》

基　　金：国家863计划智能计算机支持(No.863-306-03-07-2)

年　　份：2002

卷　　号：30

期　　号：12A

起止页码：2126-2129

语　　种：中文

收录情况：BDHX、BDHX2000、CAS、CSA、CSA-PROQEUST、CSCD、CSCD2011_2012、EI、IC、INSPEC、JST、RCCSE、RSC、SCOPUS、ZGKJHX、核心刊

摘　　要：本文根据MPEG-2视频编码的特点,设计了仅由一个1-DCT核完成的2-DCT/IDCT结构,该结构的转换矩阵通过SRAM实现,具备双端口的输入输出,数据吞吐率较高,能够有效节省芯片面积.1-DCT核由7个乘法器组成,乘法器可以根据计算速度的快慢灵活设计.为了解决双端口无冲突的存储访问,提出了一个数据排列方案.由于乘法器的乘数之一为常数,我们设计了一种常数修改方案能够有效的降低成法器的硬件开销.该2-DCT/IDCT结构通过了FPGA验证,具有较强的工程实用价值.

关 键 词：2-DCT/IDCT结构  乘法器 FPGA验证 图像压缩 视频编码

分 类 号：TN919.81]