文献类型：期刊文章

作　　者：许小蕾[1] 白春风[1] 华鑫玮[1] 王耀攀[1]

XU Xiaolei;BAI Chunfeng;HUA Xinwei;WANG Yaopan(ASIC Chip Design and Integrated System Institute,School of Electronic Information,Soochow University,Jiangsu 215000,China)

机构地区：[1]苏州大学电子信息学院,ASIC芯片设计与集成系统研究所,江苏215000

出　　处：《集成电路应用》

年　　份：2023

卷　　号：40

期　　号：10

起止页码：30-32

语　　种：中文

收录情况：普通刊

摘　　要：阐述基于180nm CMOS工艺的一种用于传感器AFE(Analog Front End, AFE)的低噪声恒定带宽PGA电路设计,其1~4级为可选接入级,采用基于全差分放大器的低噪声开环结构。最后一级为推挽输出的增益精调级,采用基于跨导-跨阻闭环反馈型结构。芯片测试结果表明,该PGA的增益范围为0~66.7dB,步进为1dB;在1.8V供电电压下,功耗为1.01mW;等效输入噪声为3.9μ VRMS(1~100kHz积分)。此外,由于最后一级采用跨导-跨阻结构,该PGA的增益曲线还具有恒定带宽的显著优势。

关 键 词：电路设计 恒定带宽  低噪声 跨导跨阻结构  直流失调消除  

分 类 号：TN492]