文献类型：期刊文章

作　　者：楼向雄[1] 高羽[1] 张廷锴[2] 刘天航[2]

LOU Xiangxiong;GAO Yu;ZHANG Tingkai;LIU Tianhang(Micro-Electronic Research Institute,Hangzhou Dianzi University,Hangzhou Zhejiang 310018,China;Sage Microelectronics Corp,Hangzhou Zhengjiang 311215,China)

机构地区：[1]杭州电子科技大学微电子研究中心,浙江杭州310018 [2]杭州华澜微电子股份有限公司,浙江杭州311215

出　　处：《杭州电子科技大学学报（自然科学版）》

基　　金：国家科技部国家重点研发资助项目(2018YFB2202900)。

年　　份：2023

卷　　号：43

期　　号：2

起止页码：1-7

语　　种：中文

收录情况：RCCSE、普通刊

摘　　要：针对封装基板信号完整的主机总线适配器(Host Bus Adapter,HBA)芯片,设计了一款PCIe4.0×4Lane/SAS3.0/SATA3.0印刷电路板(Printed Circuit Board,PCB)。为了保证高速串行计算机扩展总线标准(Peripheral Component Interconnect Express,PCIe)4.0的信号完整性,对传输速率最高的PCIe4.0进行整板仿真。仿真结果表明,以TX3信号为例,工作频率为10.0 GHz时,PCIe4.0主要差分信号的插入损耗、回波损耗分别为-2.26 dB和-8.11 dB,无均衡器测量眼图的眼高和眼宽分别为72 mV和0.41 UI,加均衡器测量眼图的眼高和眼宽为214 mV和0.65 UI。实际测量眼图的眼高和眼宽为188 mV和0.61 UI,仿真和实测结果相差不大,HBA芯片从基板封装到PCB整板的设计保证了PCIe的信号完整性。

关 键 词：HBA PCIe4.0  信号完整性 S参数 眼图

分 类 号：TN405]