文献类型：期刊文章

作　　者：王凯[1,2,3] 刘凯[1,2,3] 李拓[1,2,3] 符云越[2,3] 刘唐[2,3] 王骞[2,3]

Wang Kai;Liu Kai;Li Tuo;Fu Yunyue;Liu Tang;Wang Qian(Shandong Massive Information Technology Research Institute,Jinan 250098,China;State Key Laboratory of High-end Storage Technology,Inspur Electronic Information Industry Co.,Ltd.,Jinan 250101,China;Shandong Inspur Artificial Intelligence Research Institute Co.,Ltd.,Jinan 250101,China)

机构地区：[1]山东海量信息技术研究院,济南250098 [2]浪潮电子信息产业股份有限公司高效能服务器和存储技术国家重点实验室,济南250101 [3]山东浪潮人工智能研究院有限公司,济南250101

出　　处：《电子测量技术》

基　　金：山东省重大科技创新工程(2019JZZY010103)项目资助。

年　　份：2021

卷　　号：44

期　　号：19

起止页码：8-15

语　　种：中文

收录情况：BDHX、BDHX2020、JST、RCCSE、ZGKJHX、核心刊

摘　　要：为解决SM4传统加解密方式存在的速度慢、效率低、占用CPU计算资源的问题,提出了一种可重构高速数据加密系统。该系统基于Xilinx Virtex UltraScale VU9p FPGA,利用PCIe热插拔特性,可快速应用于办公主机或服务器,通过PCIe高速接口实现数据的快速传输,在FPGA内实现并行可调度SM4算法逻辑,设计有专用DMA模块,实现旁路主机CPU传输明文密文,减少主机端资源占用;采用FPGA实现的加解密系统具备可重构性,大大降低了算法迭代的硬件成本。系统分析测试和实验结果表明,该系统实现了数据的高速可靠传输与加密,总线速率达到8 GT/s,能有效满足大容量数据快速加解密的需求;采用并行可调度流水线加解密,较CPU实现方式,加解密速率提升约25.78倍。

关 键 词：PCIe高速总线  SM4加解密  直接存储器访问 高速数据传输 现场可编程门阵列(FPGA)  

分 类 号：TP303] TP309[计算机类]