文献类型：期刊文章

作　　者：王凯[1,2,3] 王骞[1,2] 符云越[1,2] 李拓[1,2,3] 刘凯[1,2,3]

Wang Kai;Wang Qian;Fu Yunyue;Li Tuo;Liu Kai(Shandong Massive Information Technology Research Institute,Jinan 250098,China;State Key Laboratory of High-end&Storage Technology,Inspur Electronic Information Industry Co.,Ltd.,Jinan 250101,China;Shandong Inspur Artificial Intelligence Research Institute Co.,Ltd.,Jinan 250101,China)

机构地区：[1]山东海量信息技术研究院,济南250098 [2]浪潮电子信息产业股份有限公司高效能服务器和存储技术国家重点实验室,济南250101 [3]山东浪潮人工智能研究院有限公司,济南250101

出　　处：《电子测量技术》

基　　金：山东省重大科技创新工程项目(2019JZZY010103)资助。

年　　份：2021

卷　　号：44

期　　号：20

起止页码：29-36

语　　种：中文

收录情况：BDHX、BDHX2020、JST、RCCSE、ZGKJHX、核心刊

摘　　要：验证平台对视频采集压缩卡芯片的开发设计有重要作用。针对传统的验证平台在代码覆盖率以及测试效率方面存在的不足,设计了一款基于SystemVerilog搭建的验证平台,该验证平台采用面向对象程序语言设计,其中,PCIe host(RP)端采用Xilinx IP建模链路层和物理层,保证了PCIe总线环境与真实主机板卡环境相同;外部验证环境采用SystemVerilog分层设计的方法,并采用类思想进行上层验证环境设计,使较多验证组件能够移植至同一接口协议的不同类SoC;此外,在自动化验证阶段,通过仿真报告自动判断case状态,调整随机基准以及在覆盖率报告中追踪未覆盖模块路径,极大地改善了代码的边角覆盖情况,加速了回归收敛。从采集压缩仿真过程、验证自动化以及覆盖率3个方面对该验证平台进行了分析,结果表明,该验证平台可快速完成相似设计的验证模组横向移植,提高相似功能芯片的验证可靠性,节省人力,加快仿真进度,加速覆盖率收敛,缩短验证周期,增加流片成功率。

关 键 词：SYSTEMVERILOG 功能验证  自动化验证 覆盖率收敛  

分 类 号：TN402] TP391.9]