文献类型：期刊文章

作　　者：骆建军[1] 沈一凡[1] 周迪[2] 冯春阳[1] 邓江峡[1]

LUO Jianjun;SHEN Yifan;ZHOU Di;FENG Chunyang;DENG Jiangxia(Microelectronics Research Institute of Hangzhou Dianzi University,Hangzhou 310018,China;Uniview Research Institute,Hangzhou 310051,China)

机构地区：[1]杭州电子科技大学微电子研究中心,杭州310018 [2]浙江宇视科技有限公司,杭州310051

出　　处：《电子与信息学报》

基　　金：国家基础科研项目(JCKY2018415C001);浙江省固态硬盘和数据安全技术重点实验室(2015E10003)。

年　　份：2021

卷　　号：43

期　　号：12

起止页码：3743-3748

语　　种：中文

收录情况：BDHX、BDHX2020、CSCD、CSCD2021_2022、EI、IC、JST、RCCSE、SCOPUS、WOS、ZGKJHX、核心刊

摘　　要：该文提出一种高性能硬件加密引擎阵列架构,为大数据应用提供了先进的安全解决方案。该模块架构包括一个高速接口、一个中央管理和监视模块(CMMM)、一组多通道驱动加密引擎阵列,其中CMMM将任务分配给加密引擎,经由专用算法处理后再将数据传回主机。由于接口吞吐量和加密引擎阵列规模会限制模块性能,针对PCIe高速接口,采用MMC/eMMC总线连接构建阵列,发现更多加密引擎集成到系统后,模块性能将会得到提升。为验证该架构,使用55 nm制程工艺完成了一个PCIe Gen2×4接口的ASIC加密卡,测试结果显示其平均吞吐量高达419.23 MB。

关 键 词：专用集成电路 安全  加密 PCIE eMMC  

分 类 号：TN492] TN918.4