期刊文章详细信息
基于FPGA的异步跨时钟域设计
Design of Asynchronous Cross-clock Domain Based on FPGA
文献类型：期刊文章
Huang Lin;Wang Xin;Hu Chenghui(Nanjing Ceprei Institute of Industry and Technology,Nanjing Jiangsu 210000,China)
机构地区：[1]南京赛宝工业技术研究院,江苏南京210000
年 份：2020
卷 号：0
期 号：1
起止页码：76-78
语 种：中文
收录情况：普通刊
摘 要：针对在FPGA的设计中异步跨时钟域设计经常出现时序不满足的问题,提出了一种异步时钟跨时钟域的设计方法。通过对FPGA底层硬件芯片的理解进行verilog程序的写作,能够有效防止FPGA在跨时钟域设计时出现的时序不满足而引起的问题。仿真及实验结果表明,该设计方法能够有效防止跨时钟域出错的情况出现。
关 键 词：FPGA 跨时钟域 时序
分 类 号：TP331]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
