文献类型：期刊文章

作　　者：张波[1,2] 李杰[1] 张海鹏[1] 胡陈君[2]

ZHANG Bo;LI Jie;ZHANG Haipeng;HU Chenjun(Key Laboratory of Instrumentation Science and Dynamic Measurement North University of China,Ministry of Education,Taiyuan 030051,China;Suzhou Fashion Nano Technology Co.,Ltd,Suzhou Jiangsu 215000,China3)

机构地区：[1]仪器科学与动态测试教育部重点实验室,太原030051 [2]苏州中盛纳米科技有限公司,江苏苏州215000

出　　处：《电子器件》

基　　金：国家自然科学基金项目(51575500)

年　　份：2018

卷　　号：41

期　　号：5

起止页码：1237-1241

语　　种：中文

收录情况：BDHX、BDHX2017、CAS、INSPEC、RCCSE、SCOPUS、ZGKJHX、核心刊

摘　　要：在遥测系统中,LVDS接口有着传输速度高的优点,想保证数据传输的高效性与稳定性,必须确保LVDS传输链路的可靠性。在此次设计中,通过在硬件电路中增加阻抗匹配和均衡加重技术来提高电路的可靠性。在逻辑设计中,通过采用bit9和bit8标志位来区分有、无效数据与3路数字信号的方法来消除失锁现象,从而提高数据传输的稳定性。经验证,系统实现了以300 Mbit/s的速率在30 m屏蔽电缆中传输数据,误码率为零,提高了LVDS传输链路的可靠性与稳定性。

关 键 词：FPGA LVDS 阻抗匹配 可靠性 高速传输  

分 类 号：TP274]