文献类型：期刊文章

作　　者：卢冶[1] 陈瑶[2,3] 李涛[1,4] 蔡瑞初[2] 宫晓利[1,4]

Lu Ye;Chen Yao;Li Tao;Cai Ruichu;Gong Xiaoli(College of Computer and Control Engineering,Nankai University,Tianjin 300350;School of Computers,Guangdong University of Technology,Guangzhou 510006;State Key Laboratory of Computer Architecture(Institute of Computing Technology,Chinese Academy of Sciences),Beijing 100190;Advanced Digital Sciences Center,Singapore 138632)

机构地区：[1]南开大学计算机与控制工程学院,天津300350 [2]广东工业大学计算机学院,广州510006 [3]新加坡高等数字科学研究中心,新加坡138632 [4]计算机体系结构国家重点实验室(中国科学院计算技术研究所),北京100190

出　　处：《计算机研究与发展》

基　　金：国家自然科学基金项目(61702286);天津市自然科学基金项目(14JCQNJC00700,16ICYIC15200);计算机体系结构国家重点实验室开放课题(CARCH201504,CARCH201604);天津市大数据与云计算重大专项(15ZXDSGX00020);福建省信息处理与智能控制重点实验室开放课题(MJUKF201733);天津市优秀企业科技特派员项目(17JCTPJC49500)

年　　份：2018

卷　　号：55

期　　号：3

起止页码：551-562

语　　种：中文

收录情况：AJ、BDHX、BDHX2017、CSA-PROQEUST、CSCD、CSCD2017_2018、EI、IC、JST、RCCSE、SCOPUS、ZGKJHX、核心刊

摘　　要：当前,高计算消耗的应用和服务逐渐从集中式云计算中心向网络边缘的嵌入式环境迁移,FPGA因其灵活性和高能效特性,使其在边缘计算的嵌入式系统中得到广泛的应用.传统的FPGA卷积神经网络构造方法存在设计周期长和优化空间小等缺点,无法有效探索硬件加速器的设计空间,在网络边缘的的嵌入式环境下尤为明显.针对该问题,提出一种面向边缘计算的嵌入式FPGA平台卷积神经网络通用的构建方法.通过设计卷积神经网络函数中的网络层间可复用的加速器核心,以少量硬件资源实现性能优化的卷积神经网络硬件;通过拓展设计、缓存优化及数据流优化等技术,实现HLS设计优化;利用该方法在嵌入式FPGA平台上构建相应卷积神经网络,实验结果表明:优化后的网络模型在与Xeon E5-1620CPU和GTX Titan GPU相比时,在功耗与性能方面具有一定优势,适合应用于边缘计算环境中.

关 键 词：边缘计算  卷积神经网路  FPGA 高层次综合  加速器核心  

分 类 号：TP391]