文献类型：期刊文章

作　　者：李正杰[1] 张英[1]

LI Zhengjie;ZHANG Ying(Chengdu Sino Microelectronic Technology Co.,Ltd.,Chengdu 610041,P.R.China)

机构地区：[1]成都华微电子科技有限公司,成都610041

出　　处：《微电子学》

基　　金：国家十二五重大专项资助项目

年　　份：2018

卷　　号：48

期　　号：4

起止页码：485-490

语　　种：中文

收录情况：AJ、BDHX、BDHX2017、CAS、CSA、CSA-PROQEUST、CSCD、CSCD_E2017_2018、IC、INSPEC、JST、ZGKJHX、核心刊

摘　　要：提出了一种千万门FPGA芯片中DSP硬核的设计。基于SMIC 65nm CMOS工艺,以全定制技术设计实现了一个高性能的DSP硬核。DSP硬核主要包括输入输出逻辑、乘法器、XYZ选择器和模式控制单元、加法器等部分。为了提高DSP硬核的速度、面积和功耗等性能指标,采用了多种技术。通过2阶Booth编码设计,减小了50%的部分积数量;通过符号位扩展优化算法,大大减少了部分积符号扩展位,相应减少了逻辑资源和功耗;通过多种压缩器,减小了部分积加法路径上的延时,提高了乘法运算速度;通过超前进位加法器,提高了加法器运算速度。对DSP硬核进行仿真验证,并对千万门FPGA芯片进行测试。结果表明,该DSP硬核的功能和性能指标符合设计要求。

关 键 词：FPGA DSP BOOTH编码 压缩器 超前进位  

分 类 号：TN432]