文献类型：期刊文章

作　　者：曾洪哲[1]

Zeng Hongzhe(Southwest Jiaotong University Mao Yisheng Honors College, Chengdu 611756, Chin)

机构地区：[1]西南交通大学茅以升学院

出　　处：《计算机测量与控制》

年　　份：2018

卷　　号：26

期　　号：5

起止页码：266-270

语　　种：中文

收录情况：CSA、CSA-PROQEUST、INSPEC、JST、ZGKJHX、普通刊

摘　　要：针对目前基于FPGA的多元网络通信码编译码器存在的编译码效率低资源占用大的问题，文章提出了一种可以有效减少FPGA资源占用，并且提高编译码效率的设计方案；该设计通过采用QC-LDPC编码算法和Mixed-FFT-BP译码算法的编译码混合算法，降低编码时的存储量，并在译码过程中大量减少乘法器的使用，进一步降低逻辑资源消耗；软件仿真实验结果显示，Mixed-FFT-BP译码算法能够在保证运算过程中的数据精度，降低量化误差条件下减少乘法器的使用；而其硬件实现报告显示，该设计在保证编译码器性能的同时有效的降低了FPGA资源占比；因此，该改进设计可以为今后网络通信编译码器的实际应用提供一定的借鉴参考。

关 键 词：网络通信 编译码 QC-LDPC算法  Mixed-FFT-BP算法  

分 类 号：TN911.22]