期刊文章详细信息
数据采集系统中SDRAM控制器的FPGA设计
Design of SDRAM controller in data acquisition system based on FPGA
文献类型：期刊文章
机构地区：[1]渭南师范学院数理学院,陕西渭南714000
基 金：陕西省教育厅科学研究计划项目(14JK1247);渭南师范学院特色学科建设项目(14TSXK07)
年 份：2017
卷 号：25
期 号：15
起止页码：137-140
语 种：中文
收录情况：RCCSE、ZGKJHX、普通刊
摘 要：针对SDRAM时序控制复杂等设计难点,提出了一种基于现场可编程门阵列(FPGA)设计SDRAM控制器的方法。使用状态机的设计思想,采用Verilog硬件描述语言对时序控制程序进行了设计。通过Modelsim SE 6.0开发平台进行了时序仿真,得到的SDRAM读写仿真波形图时序合理、逻辑正确。
关 键 词：SDRAM控制器 状态机 VERILOG硬件描述语言 时序仿真
分 类 号：TN929.11]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
