登录    注册    忘记密码

期刊文章详细信息

基于多核处理器的HEVC解码器实现与优化    

Realization and optimization of HEVC decoder based on multi-core processor

  

文献类型:期刊文章

作  者:唐飞[1] 虞志益[2,3]

机构地区:[1]复旦大学专用集成电路与系统国家重点实验室,上海201203 [2]中山大学-卡内基梅隆大学联合工程学院,广东广州510006 [3]广东顺德中山大学卡内基梅隆大学国际联合研究院,广东顺德528300

出  处:《计算机工程与设计》

基  金:三星公司-复旦大学合作基金项目(SLSI-201403DD013);广东顺德中山大学国际联合研究院基金项目(20150303)

年  份:2017

卷  号:38

期  号:1

起止页码:75-80

语  种:中文

收录情况:BDHX、BDHX2014、CSA、CSA-PROQEUST、IC、INSPEC、JST、RCCSE、ZGKJHX、核心刊

摘  要:为实现H.265/HEVC高清视频软件解码,提供HEVC并行解码的可行方案,提出并实现基于64核处理器的H.265/HEVC纯软件实时解码器。软件解码器被划分为熵解码(CABAC解码)、亮度反量化反变换、亮度帧内预测以及色度处理4个模块,各模块间以流水线方式并行运行,多帧图像可同时输入处理器,实现帧间并行。实验结果表明,采用该方式实现的H.265/HEVC基本档次解码器在1GHz的测试条件下,最高达到了720p视频108帧/秒,1080p视频61帧/秒的解码速率。

关 键 词:高效率视频编码  多核处理器 并行处理 上下文自适应二进制算术编码  熵解码  帧内预测

分 类 号:TP332]

参考文献:

正在载入数据...

二级参考文献:

正在载入数据...

耦合文献:

正在载入数据...

引证文献:

正在载入数据...

二级引证文献:

正在载入数据...

同被引文献:

正在载入数据...

版权所有©重庆科技学院 重庆维普资讯有限公司 渝B2-20050021-7
 渝公网安备 50019002500408号 违法和不良信息举报中心