登录    注册    忘记密码

期刊文章详细信息

纳米集成电路互连线建模和光刻仿真中的大规模并行计算方法    

Massively parallel computing in nano-VLSI interconnect modeling and lithography simulation

  

文献类型:期刊文章

作  者:朱恒亮[1] 曾璇[1] 崔涛[2] 严昌浩[1] 张林波[2]

机构地区:[1]复旦大学专用集成电路与系统国家重点实验室,上海201203 [2]中国科学院数学与系统科学研究院科学与工程计算国家重点实验室(LSEC),北京100190

出  处:《中国科学:信息科学》

基  金:国家重点基础研究发展计划(973计划)(批准号:2011CB309701;2011CB309703);国家高技术研究发展计划(863计划)(批准号:2012AA01A30901);国家重点研发计划高性能计算重点专项项目(批准号:2016YFB0201304);国家自然科学基金(批准号:61376040;61574046;91330201;61274032;91430215;91530323;11321061);中国科学院国家数学与交叉科学研究中心(NC MIS)资助项目

年  份:2016

卷  号:46

期  号:10

起止页码:1372-1391

语  种:中文

收录情况:BDHX、BDHX2014、CSCD、CSCD2015_2016、JST、RCCSE、ZGKJHX、核心刊

摘  要:集成电路规模庞大、结构复杂,随着集成电路制造工艺进入纳米尺度,复杂制造工艺中的工艺波动严重影响电路性能,给集成电路设计带来了巨大的挑战.集成电路互连线建模与光刻仿真涉及大规模Maxwell方程的数值求解,计算复杂度高、规模庞大.本文主要综述了在973项目资助下,基于中国科学院科学与工程计算国家重点实验室陈志明教授提出的并行自适应有限元理论及大规模并行计算平台PHG发展的纳米集成电路互连线建模和光刻仿真的大规模并行计算方法.在集成电路互连线建模方面,一方面,综述了寄生电容参数提取的并行自适应有限元方法 ParAFEMCap,该方法实现了可以在上百乃至上千CPU核上运行的并行寄生电容提取,在1536 CPU核计算平台上达到75.7%左右的并行效率;另一方面,综述了一种结合边界元法和随机法的混合算法BIE-WOS,用于导体或介质面电荷密度计算,该方法具有随机法天然并行性的优势,易于实现大规模并行计算,本文进一步在5120核计算平台上验证了算法近似线性的并行加速比.在光刻仿真方面,基于自适应有限元计算框架(PHG)提出了集成电路光刻的并行自适应仿真方法,采用各项异性的单轴完美匹配层方法处理散射边界条件.

关 键 词:大规模集成电路 建模  寄生参数提取 光刻工艺 有限元方法 随机行走方法  

分 类 号:TN405]

参考文献:

正在载入数据...

二级参考文献:

正在载入数据...

耦合文献:

正在载入数据...

引证文献:

正在载入数据...

二级引证文献:

正在载入数据...

同被引文献:

正在载入数据...

版权所有©重庆科技学院 重庆维普资讯有限公司 渝B2-20050021-7
 渝公网安备 50019002500408号 违法和不良信息举报中心