登录    注册    忘记密码

期刊文章详细信息

可逆处理器指令流水线的设计与仿真    

Design and simulation of pipelining for reversible processor

  

文献类型:期刊文章

作  者:朱鹏程[1] 管致锦[2] 卫丽华[3]

机构地区:[1]南通大学杏林学院计算机科学与技术系,江苏南通226019 [2]南通大学计算机科学与技术学院,江苏南通226019 [3]南通理工学院软件工程系,江苏南通226002

出  处:《计算机工程与设计》

基  金:国家自然科学基金项目(60873069);江苏省高校自然科学研究基金项目(14KJB520033);南通市应用研究计划基金项目(BK2012037)

年  份:2016

卷  号:37

期  号:10

起止页码:2654-2660

语  种:中文

收录情况:BDHX、BDHX2014、CSA、CSA-PROQEUST、IC、INSPEC、JST、RCCSE、ZGKJHX、核心刊

摘  要:为实现可逆处理器的指令流水线,提出一种适合可逆指令流水的数据通路图。明确可逆指令流水线的7个阶段(即读指令、指令译码、读寄存器、运算/访问存储器、写寄存器、指令编码、返回指令)以及各阶段任务,分析在可逆约束下指令流水可能遇到的数据冒险和控制冒险,通过转发和阻塞技术解决此类冒险。通过仿真系统验证该指令流水线的正确性,仿真结果表明,该方法能有效实现可逆处理器中的指令级并发,在保证程序功能不变的前提下交换一些指令的位置,显著提高流水线性能。

关 键 词:可逆处理器  流水线 数据冒险  控制冒险  指令级并发  

分 类 号:TP337]

参考文献:

正在载入数据...

二级参考文献:

正在载入数据...

耦合文献:

正在载入数据...

引证文献:

正在载入数据...

二级引证文献:

正在载入数据...

同被引文献:

正在载入数据...

版权所有©重庆科技学院 重庆维普资讯有限公司 渝B2-20050021-7
 渝公网安备 50019002500408号 违法和不良信息举报中心