文献类型：期刊文章

作　　者：王方[1] 周璐[2] 张正璠[1]

机构地区：[1]江南大学物联网工程学院,江苏无锡214122 [2]中国电子科技集团公司第五十八研究所,江苏无锡214122

出　　处：《微电子学与计算机》

基　　金：333高层次人才培养工程专项(2007124);广东省部产学研合作引导项目(2009B090300416)

年　　份：2016

卷　　号：33

期　　号：10

起止页码：151-154

语　　种：中文

收录情况：BDHX、BDHX2014、CSCD、CSCD_E2015_2016、JST、SCOPUS、ZGKJHX、核心刊

摘　　要：针对目前数据传输对高速率的要求,在保留传统8B/10B编码优点的基础上,设计并实现了一种8B/10B新型算法结构,完成数据码和特殊码并行编码,编码器通过Cadence的NCVerilog进行功能验证,完成电路仿真与实现.通过Synopsys的Design Compiler工具在SMIC65nm工艺下进行综合,该编码器可达到在1GHz工作频率下占用逻辑资源面积为321μm2,具有运行速度快,占用逻辑资源小的特点.

关 键 词：8B/10B 并行编码  游程值  高速通信

分 类 号：TP31]