文献类型：期刊文章

作　　者：王鑫[1,2] 樊晓华[1,3] 吴书园[1,2]

机构地区：[1]中国科学院大学工程管理与信息技术学院,北京100049 [2]南京中科微电子有限公司,江苏南京210042 [3]中国科学院微电子研究所,北京100029

出　　处：《微电子学与计算机》

年　　份：2015

卷　　号：32

期　　号：11

起止页码：64-68

语　　种：中文

收录情况：BDHX、BDHX2014、CSCD、CSCD_E2015_2016、JST、ZGKJHX、核心刊

摘　　要：针对传统ADC转换精度较低的缺陷,提出一种24位高精度Σ-ΔADC的系统设计方法,并完成了数字抽取滤波器的版图设计.数字抽取滤波器主要由控制模块、7级CIC滤波器、FIR补偿滤波器、FIR抽取滤波器组成.采用抽取因子可调的多级CIC抽取滤波器结构,有8种输出采样率可供选择,以适应带宽不同的信号.整体滤波器的通带波纹小于0.05dB,阻带衰减不低于130dB.采用通道间时分复用的方法,相比传统时分复用进一步减少了电路中加法器和乘法器.采用SMIC 0.18μm CMOS工艺实现,芯片面积平均每通道约为0.81mm2,输出采样率为500SPS时,平均每通道功耗约为18.26mW.

关 键 词：Σ-Δ  ADC 多通道 抽取因子可调  较小面积  

分 类 号：TN492]