文献类型：期刊文章

作　　者：居水荣[1] 魏天尧[2] 朱樟明[2]

机构地区：[1]江苏信息职业技术学院电子信息工程系,江苏无锡214153 [2]西安电子科技大学微电子学院,西安710071

出　　处：《半导体技术》

基　　金：国家"核高基"重大科技专项资助项目(2009ZX01034-002-001-005);国家高技术研究发展计划(863计划)资助项目(2009AA01Z258)

年　　份：2015

卷　　号：40

期　　号：3

起止页码：174-181

语　　种：中文

收录情况：AJ、BDHX、BDHX2014、CAS、CSA、CSA-PROQEUST、CSCD、CSCD_E2015_2016、INSPEC、JST、ZGKJHX、核心刊

摘　　要：采用逐次逼近方式设计了一个12 bit的超低功耗模数转换器(ADC)。为减小整个ADC的芯片面积、功耗和误差,提高有效位数(ENOB),在整个ADC的设计过程中采用了一种改进的分段电容数模转换器(DAC)阵列结构。重点考虑了同步时序产生电路结构,对以上两个模块的版图设计进行了精细的布局。采用0.18μm CMOS工艺,该ADC的信噪比(SNR)为72 d B,有效位数(ENOB)为11.7 bit,该ADC的芯片面积只有0.36 mm2,典型的功耗仅为40μW,微分非线性误差小到0.6 LSB、积分非线性误差只有0.63 LSB。整个ADC性能达到设计要求。

关 键 词：模数转换器(ADC)  设计技术 芯片面积 低功耗 有效位数(ENOB)  

分 类 号：TN792]