期刊文章详细信息
锁相环在处理器时钟设计中的应用
The Application of PLL in the Design of Processor's Clock System
文献类型：期刊文章
机构地区：[1]图象信息处理与智能控制教育部重点实验室,武汉430074 [2]西安微电子技术研究所,西安710054
年 份：2002
卷 号：19
期 号：6
起止页码：32-38
语 种：中文
收录情况：BDHX、BDHX2000、CSCD、CSCD_E2011_2012、JST、ZGKJHX、核心刊
摘 要：文章先讲述了锁相环的基本原理以及相关的数学基础,接着介绍了经典锁相环在高性能处理器时钟产生中的应用,并对模拟压控振荡器的类型以及噪声类型及其抑制两方面作了小结,随后介绍了新发展的全数字锁相环在时钟产生中的应用,最后总结全文并对两种锁相结构性能特征以及锁相技术发展趋势作了介绍。
关 键 词：锁相环 处理器 时钟设计 时钟产生 频率合成 相位同步 噪声抑制
分 类 号：TP332] TN911.8[计算机类]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
