期刊文章详细信息
基于FPGA的全数字锁相环路的设计
文献类型：期刊文章
机构地区：[1]衡阳南华大学电气工程学院,421001 [2]清华大学电子工程系,100084
年 份：2001
卷 号：27
期 号：9
起止页码：58-60
语 种：中文
收录情况：BDHX、BDHX2000、DOAJ、JST、RCCSE、ZGKJHX、核心刊
摘 要：介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA予以实现。
关 键 词：VHDL语言 全数字锁相环路 FPGA
分 类 号：TN702]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
