文献类型：期刊文章

作　　者：翟召岳[1] 韩志刚[1]

机构地区：[1]同济大学电子科学与技术系,上海201804

出　　处：《微电子学与计算机》

年　　份：2014

卷　　号：31

期　　号：3

起止页码：146-149

语　　种：中文

收录情况：BDHX、BDHX2011、CSCD、CSCD_E2013_2014、JST、SCOPUS、ZGKJHX、核心刊

摘　　要：为了减少乘法指令在保留站中的等待时间,设计了一款32位流水线型乘法器,该乘法器将应用于作者设计的一款超标量处理器中.该乘法器应用了改进型的booth编码算法,对部分积生成电路进行了优化,并采用了4-2压缩器与3-2压缩器相结合的Wallace树型结构对部分积进行压缩,最后再根据各级的延迟,在电路中插入了流水线寄存器,使其运算速度得到了提高.该乘法器使用GSMC 0.18μm工艺进行综合.经过仿真验证,该乘法器大大减少了在保留站中等待执行的乘法指令的完成时间,使每个时钟周期都有一条新的乘法指令被发送至乘法器进行运算.

关 键 词：BOOTH算法 WALLACE树 压缩器 流水线

分 类 号：TP332.2]