登录    注册    忘记密码

期刊文章详细信息

基于节点预测的直接Cache一致性协议  ( EI收录)  

Node Predicting Based Direct Cache Coherence Protocol for Chip Multi-processor

  

文献类型:期刊文章

作  者:张骏[1] 田泽[1] 梅魁志[2] 赵季中[2]

机构地区:[1]中国航空工业集团公司西安航空计算技术研究所,西安710068 [2]西安交通大学电子与信息工程学院,西安710049

出  处:《计算机学报》

基  金:国家"核高基"科技重大专项(2009ZX01039-003-001-03;2009ZX01023-004);国家自然科学基金(60905007)资助~~

年  份:2014

卷  号:37

期  号:3

起止页码:700-720

语  种:中文

收录情况:BDHX、BDHX2011、CSA、CSA-PROQEUST、CSCD、CSCD2013_2014、EI(收录号:20141817659674)、IC、INSPEC、JST、MR、RCCSE、SCOPUS、ZGKJHX、核心刊

摘  要:处理器性能的提升依赖于对存储系统性能的挖掘.随着片上集成内核数量的不断增大和特征尺寸的持续缩小,延迟、存储可扩展的Cache一致性协议已经成为提升访存效率的关键性因素.文中提出一种基于节点预测的直接Cache一致性协议-NPP协议,研究一致性交互延迟隐藏和目录存储开销减少技术.针对读、写缺失中存在的间接性问题和现有解决方案破坏已有数据局部性、无法获得最近数据副本等问题,分别提出节点挂起技术和直接写缺失处理技术,有效隐藏了目录访问延迟.为了实现准确的节点预测,作者还提出基于“签名”回收的历史信息更新算法,避免了冗余更新和不完整更新.使用SPLASH-2测试程序集,在基于2DMESHNoC互联的64核CMP下,相对于全映射目录协议,NPP协议的平均执行时间降幅为21.78%~31.11%;平均读缺失延迟降低14.22%~18.9%;平均写缺失延迟降低17.89%~21.13%.而获得上述性能提升的代价是网络流量平均增加6.62%~7.28%.

关 键 词:单芯片多处理器(CMP)  预测  一致性协议  目录  可扩展中图法  

分 类 号:TP303]

参考文献:

正在载入数据...

二级参考文献:

正在载入数据...

耦合文献:

正在载入数据...

引证文献:

正在载入数据...

二级引证文献:

正在载入数据...

同被引文献:

正在载入数据...

版权所有©重庆科技学院 重庆维普资讯有限公司 渝B2-20050021-7
 渝公网安备 50019002500408号 违法和不良信息举报中心