登录    注册    忘记密码

期刊文章详细信息

双状态机在LDPC码译码实现中的应用    

Application of Double State Machine in LDPC Decoding Implementation

  

文献类型:期刊文章

作  者:杨佳旭[1] 王莹[1] 王涛[1] 方小强[2] 黄秦煌[2] 贺刚[3]

机构地区:[1]空军工程大学信息管理中心 [2]91230部队 [3]海军装备研究院航空飞机论证研究所

出  处:《科学技术与工程》

基  金:国家"973"计划项目(2009CB613306)资助

年  份:2013

卷  号:21

期  号:28

起止页码:8483-8486

语  种:中文

收录情况:BDHX、BDHX2011、RCCSE、ZGKJHX、核心刊

摘  要:FSM(Finite State Machine,有限状态机)的核心功能是能描述一系列具有逻辑顺序的事件,并能有效管理各个事件执行的步骤,它是一种较为特殊的时序电路。本文分析了LDPC码译码器的主控程序的结构,结合有限状态机的设计思想,采用了两个状态机交替工作的机制,在FPGA上实现了译码器的主控模块,使初始信息存储模块、校验消息处理模块、变量消息处理模块、累加模块及校验模块有序工作,实现了模块间的无缝链接,使译码器工作稳定可靠。

关 键 词:有限状态机 LDPC译码器 FPGA

分 类 号:TN911.22]

参考文献:

正在载入数据...

二级参考文献:

正在载入数据...

耦合文献:

正在载入数据...

引证文献:

正在载入数据...

二级引证文献:

正在载入数据...

同被引文献:

正在载入数据...

版权所有©重庆科技学院 重庆维普资讯有限公司 渝B2-20050021-7
 渝公网安备 50019002500408号 违法和不良信息举报中心