文献类型：期刊文章

作　　者：张兴[1] 杜刚[1] 王源[1] 刘晓彦[1]

机构地区：[1]北京大学微电子学研究院,北京100871

出　　处：《中国科学：信息科学》

基　　金：国家重点基础研究发展计划(批准号:2011CBA00600)资助项目

年　　份：2012

卷　　号：42

期　　号：12

起止页码：1544-1558

语　　种：中文

收录情况：CSCD、CSCD2011_2012、JST、RCCSE、ZGKJHX、普通刊

摘　　要：集成电路技术遵循摩尔定律发展进入了纳米尺度,功耗带来的挑战日益突出,已经成为制约集成电路发展的瓶颈问题.微电子技术的发展已经进入了"功耗限制"的时代,功耗成为集成电路设计和制备中的核心问题.降低功耗有可能替代原来提高集成度、缩小器件尺寸成为未来集成电路发展的驱动力.低功耗集成电路的实现是一项综合的工程,需要同时考虑器件、电路和系统的功耗优化,需要在性能和功耗之间进行折中.随着集成电路进入纳米尺度,适于低功耗应用的CMOS技术平台由于MOSFET泄漏导致的电流增大、寄生效应严重等问题愈发突出.目前的许多低功耗技术成为了"治标"的解决方案,难以从根本上解决集成电路发展中遇到的"功耗限制"问题,一定程度上影响了纳米尺度集成电路的可持续发展.本文在深入分析影响集成电路功耗的各个方面的基础上,介绍了超低功耗集成电路的工艺、器件结构以及设计技术.

关 键 词：微电子器件 集成电路设计 集成电路工艺 功耗分析 低功耗

分 类 号：TN402]