登录    注册    忘记密码

期刊文章详细信息

基于Verilog HDL语言的CAN总线控制器设计及验证    

Design and confirmation of CAN bus controller based on Verilog HDL

  

文献类型:期刊文章

作  者:许莉娅[1] 段帅君[2] 李传南[2]

机构地区:[1]黎明职业大学机电工程系,福建泉州362000 [2]吉林大学电子科学与工程学院,吉林长春130012

出  处:《现代电子技术》

年  份:2012

卷  号:35

期  号:10

起止页码:43-46

语  种:中文

收录情况:IC、RCCSE、ZGKJHX、普通刊

摘  要:在此利用Verilog HDL设计了一款CAN总线控制器,首先根据协议把整个CAN总线控制器划分为接口逻辑管理、寄存器逻辑和CAN核心模块3个模块,然后用Verilog HDL硬件描述语言设计了各个功能模块,并使用Modelsim软件对各个模块的功能进行了仿真,最后使用FPGA芯片对设计的CAN总线控制器验证,并连接了一个包含该FPGA CAN总线控制器的4节点CAN总线网络。测试结果表明所设计的CAN总线控制器能够完成设定的功能。

关 键 词:CAN总线 控制器 FPGA VERILOG HDL

分 类 号:TN919-34] TP336]

参考文献:

正在载入数据...

二级参考文献:

正在载入数据...

耦合文献:

正在载入数据...

引证文献:

正在载入数据...

二级引证文献:

正在载入数据...

同被引文献:

正在载入数据...

版权所有©重庆科技学院 重庆维普资讯有限公司 渝B2-20050021-7
 渝公网安备 50019002500408号 违法和不良信息举报中心