期刊文章详细信息
802.11b中卷积码和Viterbi译码的FPGA设计实现
FPGA Design and Implementation of Convolution Code andViterbi Decoder in Std 802.11b
文献类型：期刊文章
机构地区：[1]中国人民解放军91033部队
年 份：2012
卷 号：42
期 号：1
起止页码：51-53
语 种：中文
收录情况：JST、普通刊
摘 要：卷积码是一种重要的信道纠错编码方式,其纠错性能通常优于分组码,目前(2,1,6)卷积码已广泛应用于无线通信系统中,Viterbi译码算法能最大限度地发挥卷积码的纠错性能。阐述了802.11b中卷积码的编码及其Viterbi译码方法,给出了编译码器的设计方法,并利用Verilog HDL硬件描述语言完成编译码器的FPGA实现。使用逻辑分析仪,在EP2C5T144C8芯片上完成了编译码器的硬件调试。
关 键 词：卷积码 VITERBI译码 FPGA 回溯译码
分 类 号：TN914]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
