文献类型：期刊文章

作　　者：李文昌[1] 李平[1,2] 杨志明[2] 李威[1] 王鲁豫[1]

机构地区：[1]电子科技大学电子薄膜与集成器件国家重点实验室,成都610054 [2]成都华微电子科技有限公司,成都610041

出　　处：《半导体技术》

年　　份：2011

卷　　号：36

期　　号：11

起止页码：848-852

语　　种：中文

收录情况：AJ、BDHX、BDHX2008、CAS、CSA、CSA-PROQEUST、CSCD、CSCD_E2011_2012、INSPEC、JST、ZGKJHX、核心刊

摘　　要：在FPGA芯片内,数字时钟管理器(DCM)不可或缺,DCM主要完成去时钟偏移、频率综合和相位调整的功能,其分别由延迟锁相环(DLL)、数字频率合成器(DFS)以及数字相移器(DPS)三个模块来实现。对这三个模块的原理及设计进行了详细地阐述,并给出了仿真结果,该DCM电路通过了0.13μm工艺流片。测试结果表明,在低频模式下,该DCM能工作在24～230 MHz之间;在高频模式下,该DCM能工作在48～450 MHz之间,其输入及输出抖动容忍度在低频模式下能达到300 ps,在高频模式下能达到150 ps。

关 键 词：FPGA芯片 数字时钟管理器  延迟锁相环 数字频率合成器 数字相移器  

分 类 号：TN79]