期刊文章详细信息
LPDDR2在LTE终端的PCB叠层结构设计
Design of PCB Layout's Stackup Structure with LPDDR2 for LTE Terminals
文献类型：期刊文章
机构地区：[1]重庆邮电大学重庆重邮信科通信技术有限公司,重庆400065
年 份：2011
卷 号：33
期 号：4
起止页码：657-660
语 种：中文
收录情况：AJ、BDHX、BDHX2008、CAS、CSA、CSCD、CSCD2011_2012、IC、JST、SCOPUS、ZGKJHX、核心刊
摘 要：研究了长期演进(LTE)终端的印刷电路板(PCB)叠层设计过程及工程上常用的材料规格,并讨论了叠层结构对阻抗、信号回路的影响。分析了在设计带有低功耗双倍数据速率(LPDDR2)芯片的LTE终端电路板时如何根据阻抗的需要设计叠层结构,并结合实际工艺制作的情况,重点提出在设计叠层结构时应注意参数改变问题,分析了参数改变的原因及解决方法。
关 键 词：长期演进(LTE) 信号回路 低功耗双倍数据速率(LPDDR2) 叠层结构
分 类 号：TM303]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
