文献类型：期刊文章

作　　者：许芳[1,2] 席毅[2] 陈虹[1,2] 靳伟伟[2]

机构地区：[1]吉林大学汽车动态模拟实验室,长春130025 [2]吉林大学控制科学与工程系,长春130025

出　　处：《电子测量与仪器学报》

基　　金：国家杰出青年科学基金(编号:60725311)资助项目;国家自然科学基金(编号:90820302;61034001)资助项目

年　　份：2011

卷　　号：25

期　　号：4

起止页码：377-383

语　　种：中文

收录情况：CSCD、CSCD_E2011_2012、JST、RCCSE、SCOPUS、ZGKJHX、普通刊

摘　　要：针对复杂算法中矩阵运算量大,计算复杂,耗时多,制约算法在线计算性能的问题,从硬件实现角度,研究基于FPGA/Nios-Ⅱ的矩阵运算硬件加速器设计,实现矩阵并行计算。首先根据矩阵运算的算法分析,设计了矩阵并行计算的硬件实现结构,并在Modelsim中进行功能模块的仿真,然后将功能模块集成一个自定制组件,并通过Avalon总线与NiosⅡ主处理器通信,作为硬件加速器。最后在FPGA芯片中构建SoPC系统,并在Altera DE3开发板中进行矩阵实时计算测试。测试结果验证了基于FPGA/Nios-Ⅱ矩阵运算硬件加速器的正确性、可行性以及较高的计算性能。

关 键 词：FPGA/Nios-Ⅱ  矩阵运算 硬件加速器 并行计算 实时测试验  

分 类 号：TP273]