文献类型：期刊文章

作　　者：金兰[1] 刘炜[1] 吉国凡[1]

机构地区：[1]北京华大泰思特半导体检测技术有限公司,北京100094

出　　处：《微处理机》

年　　份：2011

卷　　号：32

期　　号：1

起止页码：1-4

语　　种：中文

收录情况：ZGKJHX、普通刊

摘　　要：在晶圆芯片测试时,提高单位时间内的效率能够实现低投入、高产出的效果。在采用Multi-site方式的并行测试中,需要先解决选择何种产品进行并行测试,如何确定并行site数等问题,然后再用最高效率的方法设计确定Multi-site并行测试方案。从软件和硬件方面,分析当前流行的Multi-site并行测试的效率,研究了影响Multi-site并行测试效率的各种因素,并对其影响深度和范围进行分析,给出相应的对策和提高效率的解决方法,同时还提出了溢出die计算方法,通过选择适当的site数,减少无用touchdown次数,提高测试效率。

关 键 词：Multi-site并行测试  测试效率  探针卡 晶圆 管芯

分 类 号：TN407]