文献类型：期刊文章

作　　者：孟祥鹤[1] 吕楠[2] 韩路[2] 吴春瑜[1] 王绩伟[1] 梁洁[2]

机构地区：[1]辽宁大学物理学院,沈阳110036 [2]北京美新华微电子技术有限公司,北京100044

出　　处：《半导体技术》

基　　金：国家自然科学基金(10974075)

年　　份：2011

卷　　号：36

期　　号：3

起止页码：223-228

语　　种：中文

收录情况：AJ、BDHX、BDHX2008、CAS、CSA、CSA-PROQEUST、CSCD、CSCD_E2011_2012、INSPEC、JST、ZGKJHX、核心刊

摘　　要：通过介绍C++语言配合VerilogHDL来进行数字逻辑设计的模式,提出了一种由C++到Verilog来实现逻辑设计的崭新方法此方法从系统设计(虚拟机)入手,用C++来搭建所需要的系统模型,再由Verilog与C++的一致性转化,将软件设计精确地转化到硬件级上,使得逻辑设计向上可进行软硬件的联合仿真,向下能够实现物理级延伸通过该方法可有效地避免SOC设计中从系统到物理实现在转化过程中产生的逻辑不一致在简叙C++的语言特性后,将Verilog与C++进行了对比分析,给出了两种语言之间进行转化设计的实现方式结合数字信号处理器的设计,对此方法进行了设计应用,最终通过比对C++与Verilog两者的仿真数据文件。

关 键 词：C++语言 VERILOG硬件描述语言 系统模型 数字信号处理  设计与验证  

分 类 号：TN431.2]