文献类型：期刊文章

作　　者：齐子初[1,2,3,4] 刘慧[1,2,4] 石小兵[1,2,3] 韩银和[1,2]

机构地区：[1]中国科学院计算机系统结构重点实验室,北京100190 [2]中国科学院计算技术研究所,北京100190 [3]中国科学院研究生院,北京100049 [4]北京龙芯中科技术服务中心有限公司,北京100190

出　　处：《计算机辅助设计与图形学学报》

基　　金：国家自然科学基金(60803029);国家"八六三"高技术研究发展计划(2008AA110901;2009AA01Z125);国家"九七三"重点基础研究发展计划项目(2005CB321600)

年　　份：2010

卷　　号：22

期　　号：11

起止页码：2021-2028

语　　种：中文

收录情况：AJ、BDHX、BDHX2008、CSCD、CSCD2011_2012、EI、IC、INSPEC、JST、RCCSE、SCOPUS、ZGKJHX、核心刊

摘　　要：龙芯3号是一款低功耗处理器芯片,要求测试时保持较低功耗.为了解决低功耗测试的问题,对龙芯3号测试功耗进行了细致分析,提出一套考虑测试时间和测试开销的低功耗测试方案,并对整套方案中的各种技术在功耗、面积、时延以及测试时间等方面进行了详细分析.针对龙芯3号测试功耗主要消耗在逻辑电路的翻转和测试时钟网络上的特点,采用IP级测试分割技术减少逻辑电路和时钟网络的翻转;采用门控时钟对局部扫描触发器进行控制减少单核扫描捕获期间的逻辑翻转,并采用了阻隔门技术、不关心位(X位)填充技术减少单核扫描移位的逻辑翻转.实验结果表明,龙芯3号4核处理器达到了预定小于15W的测试平均功耗需求,单个IP核最大平均功耗降低为6W左右,约是正常功能平均功耗的40%,有效地保证了芯片的测试质量.

关 键 词：低功耗测试 微处理器测试  多核微处理器测试  基于IP的测试  

分 类 号：TP391.72]