登录    注册    忘记密码

期刊文章详细信息

基于FPGA的8B/10B编解码设计    

Design of 8B/10B codec code based on FPGA

  

文献类型:期刊文章

作  者:陈锋[1]

机构地区:[1]中国兵器工业集团第214研究所,江苏苏州215163

出  处:《电子设计工程》

年  份:2010

卷  号:18

期  号:5

起止页码:152-154

语  种:中文

收录情况:RCCSE、ZGKJHX、普通刊

摘  要:为提高8B/10B编解码的工作速度和简化逻辑方法,提出一种基于FPGA的8B/10B编解码系统设计方案。与现有的8B/10B编解码方案相比,该方案是一种利用FPGA实现8B/10B编解码的模块方法,接收模块在收到外部发送的并行数据时,通过直接查找映射的方法转换成利于传输的串行信号。串行信号经串并行转换模块,将数据经10B/8B解码模块解码还原成原始数据。为了更好实现数据的传输,系统加入了极性偏差RD控制。结果表明,该8B/10B编解码系统设计方案传输数据稳定,满足设计要求。

关 键 词:串行数据传输 8B/10B编解码  极性偏差(RD)  VHDL

分 类 号:TG410]

参考文献:

正在载入数据...

二级参考文献:

正在载入数据...

耦合文献:

正在载入数据...

引证文献:

正在载入数据...

二级引证文献:

正在载入数据...

同被引文献:

正在载入数据...

版权所有©重庆科技学院 重庆维普资讯有限公司 渝B2-20050021-7
 渝公网安备 50019002500408号 违法和不良信息举报中心