文献类型：期刊文章

作　　者：刘庆良[1,2] 卢荣军[1,2] 李建清[1,2]

机构地区：[1]东南大学仪器科学与工程学院,江苏南京210096 [2]东南大学AMS研究中心,江苏南京210096

出　　处：《电子设计工程》

年　　份：2010

卷　　号：18

期　　号：3

起止页码：59-61

语　　种：中文

收录情况：RCCSE、ZGKJHX、普通刊

摘　　要：为了研究不同结构的FIR数字滤波器FPGA实现对数字多普勒接收机中FPGA器件资源消耗及其实现的滤波器的速度性能,在Xilinx ISE10.1开发平台中,采用Verilog HDL语言分别实现了FIR数字滤波器的改进的串行结构、并行结构以及DA结构,并在ModelSim仿真验证平台中仿真了实现设计。结果表明,改进串行结构的实现消耗资源少但滤波速度慢,并行结构的实现滤波速度快但消耗资源多,而DA算法的实现速度仅取决于输入数据的宽度,所以滤波速度通常较快且消耗的资源较少。

关 键 词：FIR数字滤波器 改进的串行结构  并行结构  DA结构  FPGA

分 类 号：TN713]