期刊文章详细信息
基于FPGA实现的数字钟设计
Digital clock design based on FPGA
文献类型：期刊文章
机构地区：[1]江苏财经职业技术学院电子工程系,淮安223003
年 份：2009
卷 号：33
期 号：12
起止页码：101-104
语 种：中文
收录情况：ZGKJHX、普通刊
摘 要：为了提高开发的效率,缩短其开发的时间,设计师逐渐转向可编程逻辑器件的开发。文章介绍了应用FPGA采用自顶向下的方法来设计数字钟的方案。设计时,首先用VHDL语言编写各个功能模块,分别在QuartusⅡ开发环境下编译、仿真,然后再用顶层文件将各功能模块连接起来,最后在实验箱上进行测试,证实该设计方法切实可行。
关 键 词：FPGA 自顶向下 数字时钟 VHDL语言 QuartusⅡ
分 类 号：TP391]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
