期刊文章详细信息
超前滞后型数字锁相环LL-DPLL在FPGA/CPLD中的实现
Realization of LL-DPL in FPGA/CPLD
文献类型：期刊文章
机构地区：[1]湖北大学知行学院计算机科学系,湖北武汉430011
年 份：2009
卷 号：31
期 号：4
起止页码：360-362
语 种：中文
收录情况：BDHX、BDHX2008、CAS、RCCSE、ZGKJHX、ZMATH、核心刊
摘 要：研究超前滞后型数字锁相环的系统原理.讨论了数字信号在3个功能模块超前滞后的原理,给出了它们在FPGA/CPLD中实现的方式,为需要全数字锁相环控制的设备提供了一种可行的电路设计方案.
关 键 词：数字锁相环 FPGA/CPLD 数字鉴相器 数字环路滤波器 数控振荡器
分 类 号：TN801]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
