文献类型：期刊文章

作　　者：邓耀华[1,2] 吴黎明[1] 张力锴[1] 李业华[1]

机构地区：[1]广东工业大学信息工程学院,广州510006 [2]华南理工大学机械与汽车工程学院,广州510643

出　　处：《仪器仪表学报》

基　　金：广东省科技计划攻关项目(2004A10403008);广州市科技攻关重点项目(2007Z2-D3161)资助

年　　份：2009

卷　　号：30

期　　号：11

起止页码：2255-2261

语　　种：中文

收录情况：BDHX、BDHX2008、CAS、CSCD、CSCD2011_2012、EI(收录号：20100112617906)、IC、INSPEC、JST、RCCSE、RSC、SCOPUS、ZGKJHX、核心刊

摘　　要：研究基于DDS(直接数字频率合成)的任意波信号产生的机理,在FPGA内嵌SOPC,配置了32位的软微处理器NiosII,利用FPGA实现双DDS的相位累加器,通过数字方法直接实现任意波形的各种频率调制。分析了高速相位累加器截断误差,幅度量化误差和D/A非线性引起的杂散分量产生的原因。推导出DDS相位噪声模型,针对信号的频谱成份设计了高阶低通滤波器对输出信号滤波。结合NiosII,设计硬件电路对输出信号进行幅频校正,保证了信号幅值的稳定输出及实际显示数值的一致性。测试表明,信号波形发生器能输出稳定、高带宽、高速度、高精度、低衰减的任意波形,三角波的输出频率大于1MHz,输出信号幅度峰峰值在50mV～20V范围内以10mV的步进调节。

关 键 词：任意波发生器  SOPC 双DDS  相位截断 高阶滤波器 幅频校正  

分 类 号：TN911]