期刊文章详细信息
ASIC后端设计中低功耗时钟树综合方法
Low power design for Clock Tree Synthesis in ASIC Backend Design
文献类型：期刊文章
机构地区：[1]北京工业大学北京市嵌入式系统重点实验室,北京100124
年 份：2009
卷 号：22
期 号：4
起止页码：24-26
语 种：中文
收录情况：普通刊
摘 要：以基于Synopsys公司设计流程完成的SMIC0.18um1p6m工艺的DVBC解调芯片BTV2040S03为例,介绍一种以降低时钟树功耗为主要目的,以反相器构建时钟树的方法。通过完成物理设计动态仿真和功耗分析的数据表明,在保证时序收敛的前提下,相比传统时钟树综合方法,功耗降低了5.7%。
关 键 词：低功耗设计 时钟树综合 反向器
分 类 号：TN492]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
