登录    注册    忘记密码

期刊文章详细信息

芯片动态门限静态功耗的优化技术  ( EI收录)  

Optimization Techniques of Static Power Dissipation in Chip with Dynamical Threshold

  

文献类型:期刊文章

作  者:李先锐[1] 葛海波[2] 来新泉[1] 李玉山[1]

机构地区:[1]西安电子科技大学电路设计研究所,西安710071 [2]西安邮电学院电信系,西安710061

出  处:《电子科技大学学报》

基  金:国家部委重点预研项目(D1120060967,Y30306270105);教育部超高速电路与电磁兼容重点实验室专项项目(YZCB2008001)

年  份:2009

卷  号:38

期  号:3

起止页码:443-446

语  种:中文

收录情况:BDHX、BDHX2008、CAS、CSA、CSA-PROQEUST、CSCD、CSCD2011_2012、EI、IC、INSPEC、JST、MR、RCCSE、SCOPUS、ZGKJHX、ZMATH、核心刊

摘  要:提出了一种双阈值电压的动态门限静态功耗优化算法。该算法通过直接统计电路门级节点的松弛裕度,利用静态时序分析其最大松弛裕度及邻节点松弛裕度特征,区分电路中的关键与非关键节点并分步调整其相应的阈值电压,从而有效地实现了对CMOS电路静态功耗的优化设计。基于ISCA85基准实验电路集,采用该技术和以往的算法进行了对比验证。结果表明,该算法在不降低静态功耗优化效率的同时,优化时间缩短了95%以上,适合于超大规模电路静态功耗优化。

关 键 词:双阈值 动态门限 静态功耗优化  静态时序分析

分 类 号:TN710.9]

参考文献:

正在载入数据...

二级参考文献:

正在载入数据...

耦合文献:

正在载入数据...

引证文献:

正在载入数据...

二级引证文献:

正在载入数据...

同被引文献:

正在载入数据...

版权所有©重庆科技学院 重庆维普资讯有限公司 渝B2-20050021-7
 渝公网安备 50019002500408号 违法和不良信息举报中心