文献类型：期刊文章

作　　者：王宇飞[1] 范明钰[2] 王光卫[2] 张九华[3]

机构地区：[1]中国航天科工集团第九研究院设计所,武汉430034 [2]电子科技大学计算机科学与工程学院,成都610054 [3]电子科技大学通信与信息工程学院,成都610054

出　　处：《电子科技大学学报》

基　　金：国家自然科学基金(60272091;60373109)

年　　份：2007

卷　　号：36

期　　号：S2

起止页码：1125-1128

语　　种：中文

收录情况：BDHX、BDHX2004、CAS、CSA、CSA-PROQEUST、CSCD、CSCD2011_2012、EI、IC、INSPEC、JST、MR、RCCSE、SCOPUS、ZGKJHX、ZMATH、核心刊

摘　　要：设计并采用FPGA技术高速实现了IDEA加密算法。根据IDEA算法原理和加解密速度要求,设计了密码芯片的内部模块;并对直接影响加解密速度的模乘运算,提出了一种倒金字塔形累加和动态补偿的模乘结构,利用FPGA技术高速实现了IDEA密码算法。仿真结果表明,采用试模乘结构的IDEA密码芯片能显著提高最大支持系统时钟频率和加解密速率,在33.3 MHz的时钟频率下的加解密速率可达到41.02 Mb/s。

关 键 词：现场可编程门阵列 国际数据加密算法  模乘

分 类 号：TN402]