文献类型：期刊文章

作　　者：张文俊[1] 王琳[2] 徐哲鑫[2]

机构地区：[1]重庆邮电大学编码技术研究所,重庆400065 [2]厦门大学通信工程系,福建厦门361005

出　　处：《重庆邮电大学学报（自然科学版）》

基　　金：教育部新世纪优秀人才支持计划项目(NCET04-0601);福建省科技重点项目(2006H0039);重庆市自然科学基金项目(CSTC2007BB2387)

年　　份：2008

卷　　号：20

期　　号：5

起止页码：534-537

语　　种：中文

收录情况：CSA、CSA-PROQEUST、IC、INSPEC、JST、RCCSE、ZGKJHX、普通刊

摘　　要：准循环低密度奇偶校验码(QC-LDPC codes)相比其他的LDPC码具有简单的编码结构,拥有较好的应用前景。通过构造校验矩阵设计了不同码率和不同帧长的具有系统结构的QC-LDPC码,并分析了这些码的性能,随后将编码过程分阶段引入主从控制模块及复用基本SRAA组,设计了变码率和变帧长的编码器,并用Verilog HDL语言在Spartan 3 3s1500fg676芯片上实现了编码器的设计。综合报告表明:在使用适中的硬件资源情况下,系统最大频率达到了174.856 MHz,能满足高速编码的要求。

关 键 词：编码器 现场可编程门阵列  变码率 准循环低密度奇偶校验码

分 类 号：TN911.22]