文献类型：期刊文章

作　　者：田翔[1] 周凡[1] 陈耀武[1] 刘莉[2] 陈耀[2]

机构地区：[1]浙江大学数字技术及仪器研究所,浙江杭州310027 [2]通用电气中国研发中心,上海201203

出　　处：《浙江大学学报（工学版）》

基　　金：美国通用电气公司中国研发中心资助项目

年　　份：2008

卷　　号：42

期　　号：9

起止页码：1611-1615

语　　种：中文

收录情况：AJ、BDHX、BDHX2004、CAS、CSA、CSA-PROQEUST、CSCD、CSCD2011_2012、EI(收录号：20084411671621)、IC、INSPEC、JST、PROQUEST、RCCSE、SCOPUS、ZGKJHX、ZMATH、核心刊

摘　　要：设计了一个并行结构双精度浮点矩阵乘法器以提高矩阵乘法的计算性能,并在Xilinx Virtex-4 SX55现场可编程门阵列(FPGA)上完成了方案的实现.乘法器中的处理单元采用阵列结构,在单个FPGA芯片中可集成25个处理单元,峰值计算性能达到3000 MFLOPS.针对工程实际中大量存在的包含稀疏矩阵的乘法问题,增加了预处理模块以避免零元素块参与计算,从而缩短了计算时间.通过对不同维数的稠密矩阵乘法以及稀疏矩阵乘法实验结果的分析,证实了本设计达到了较高的计算性能.

关 键 词：矩阵乘法 现场可编程门阵列 双精度浮点矩阵  并行结构  稀疏矩阵  

分 类 号：TP332.2]