期刊文章详细信息
一种节省硬件资源的DFT伪码捕获实现方法
An implementation method reducing the cost of FPGA resourcesfor acquisition of PN code
文献类型：期刊文章
机构地区：[1]北京航空航天大学电子信息工程学院204教研室,北京100083
年 份：2008
卷 号：24
期 号：21
起止页码：118-119
语 种：中文
收录情况：BDHX、BDHX2004、核心刊
摘 要：DFT伪码捕获算法在进行伪码搜索的同时估计多普勒频偏,为了满足捕获精度要求,需要增加DFT点数,但随着运算点数的增加硬件实现难度成倍增长。本文提出一种基于FPGA的在不增加DFT点数的前提下实现高精度伪码捕获的方法,详细介绍了如何通过采用查找表和浮动窗等方法在保证系统性能的同时节省资源,通过在FPGA器件中验证表明该方法捕获速度快,精度高,硬件实现简单,占用资源少,有很强的实用价值。
关 键 词：扩频信号 捕获 DFT 多普勒频偏 频率估计
分 类 号：TN914.42]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
