文献类型：期刊文章

作　　者：樊光辉[1] 许茹[1] 王德清[1]

机构地区：[1]厦门大学通信工程系水声通信与海洋信息技术教育部重点实验室,福建省厦门市361005

出　　处：《电子工程师》

基　　金：国家自然科学基金(60572106);厦门大学"985"二期信息创新平台项目

年　　份：2008

卷　　号：34

期　　号：3

起止页码：38-40

语　　种：中文

收录情况：普通刊

摘　　要：提出了在FPGA(现场可编程门阵列)上实现1024点基4-FFT(快速傅里叶变换)算法的设计方案。方案对FFT算法的核心单元即蝶形运算单元的结构进行了分析和优化,用一个复乘器通过时序控制实现了和3个复乘器同样的效率,而且对整个算法的流程采用了流水线式的工作控制方式,不仅节省了FFT在FPGA上实现时占用的硬件资源,并且极大地提高了算法的运算效率。最后给出了仿真实验结果,并同MATLAB的FFT运算结果进行了对比。结果显示,在100MHz时钟条件下,本方案完成1024点的基4-FFT运算仅需51.28μs,完全满足高速FFT运算的实时性要求。

关 键 词：FFT 基4蝶形运算  流水线 FPGA

分 类 号：TP301.6]