期刊文章详细信息
一种基于FPGA的FIR滤波器实现结构
A Novel Architecture of FIR Filter Based on FPGA
文献类型：期刊文章
机构地区：[1]华中科技大学电信系数字视频技术与通信研究所,湖北武汉430074
年 份：2008
卷 号：25
期 号：3
起止页码：47-50
语 种：中文
收录情况：BDHX、BDHX2004、CSCD、CSCD_E2011_2012、JST、SCOPUS、ZGKJHX、核心刊
摘 要：提出了一种在FPGA中能灵活实现各种FIR滤波器的结构。该结构以使用流水线技术的高速乘法累加器(Multiple Accumulator,MAC)为核心,通过逻辑设计中时间-空间的互换,以最优的资源消耗来实现各种性能的FIR滤波器.最后以DVB-C系统中基带成形滤波器的设计实现为例与传统实现结构进行比较,结果表明此实现结构能灵活处理综合面积和速度的约束关系,具有更优的性价比.
关 键 词：FIR滤波器 FPGA 乘法累加器 基带成形
分 类 号：TP303]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
